文 | 『半导体』产业纵横，作者 | 鹏程
文 | 『半导体』产业纵横，作者 | 鹏程
日前，华为发布了阔折叠手机PuraX，引发行业热烈关注。而就在最近的拆解视频中显示，刚开卖的手机拆出来的『芯片』，比原来厚了一大截。华为Pura X搭载的麒麟9020『芯片』采用全新一体式封装工艺。
拆解视频显示，麒麟9020封装方式从夹心饼结构转变为了SoC、DRAM一体化封装，暂时还不清楚是CoWoS还是InFO-PoP，亦或者其他封装形式。但无论如何，这又是国内先进封装能力的又一次展现。国内『芯片』设计厂、封装厂和内存厂的相互协同已经初现端倪。
据了解，苹果手机SoC此前便已经采用了类似的先进封装技术，将DRAM垂直堆叠在了SoC上方，即台积电的PoP。只不过SoC本身仍然是单个整体『芯片』。
苹果采用的PoP和InFO-PoP封装是什么？
当苹果公司的iPhone在2007年亮相时，随即便被拆开展现在众人面前，层叠封装技术进入了人们的视野。PoP曾经是众人关注的焦点。然而有相当长的一段时间内PoP消失了。之后，更先进的手机将处理器和存储器结合在一起，PoP又成为这类手机的封装选择方案。
层叠封装（Package on Package，PoP）是一种集成电路封装技术，它将两个或多个『芯片』封装在一起，形成一个整体。这种封装技术通常用于移动设备和其他小型电子设备中，以节省空间并提高性能。在PoP中，一个『芯片』被放置在另一个『芯片』的顶部，形成一个层叠结构。这种结构可以通过焊接或其他连接技术进行连接。通常，上层『芯片』是处理器或存储器，而下层『芯片』是DRAM或其他类型的存储器。
而InFO（全称为Integrated Fan-Out，意为集成式扇出型封装）技术则是台积电于2016年推出的一种技术。InFO-PoP即表示InFO封装对PoP封装的配置。InFO 技术是将『芯片』直接放置在基板上，通过RDL（Re-distributed layer，重布线层）实现『芯片』和基板的互连，无需使用引线键合，RDL在晶圆表面形成，可以为键合垫片重新分配更大的间距，从而允许更多的I/O连接，实现更紧凑和高效的设计。
晶圆级封装一般需要RDL工艺，因为晶圆上的焊盘大部分是铝焊盘，无论是做晶圆级封装还是板级封装，铝金属不易做后续处理，都需要用另外的金属来覆盖铝。RDL是将原来设计的『芯片』线路接点位置(I/O pad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，同时满足焊球间最小间距的约束。
InFO技术在2016年的苹果A10『芯片』上得到应用，并衍生出新的技术应用：InFO-oS、InFO-LSI、InFO-PoP以及InFO-AiP等。
InFO-oS技术可集成多个高级逻辑『芯片』，在封装内部实现更高的集成度，适用于5G组网应用。InFO-LSI技术类似于英特尔的嵌入式多『芯片』互连桥接（EMIB）技术，可以实现极致的互连带宽和成本的折中，其利用硅基互连的方式实现不同『芯片』层之间的连接。该技术允许在同一封装内部进行高速信号传输，从而提高了系统的性能和功耗效率。InFO-LSI技术适用于需要高速信号传输和通信的应用领域，如高性能计算、人工智能、通信和网络设备等领域。这些领域通常需要在封装层内部进行复杂的数据处理和通信，因此，InFO-LSI 技术具有重要意义。InFO-PoP 技术是一种将InFO 与PoP 相结合的技术。这种技术通常用于需要同时集成多个『芯片』的应用场景，如移动设备等领域，可以实现更高的集成度和更多的功能。InFO-AiP 技术是一种在InFO 封装中集成天线的技术。这种技术可以将天线直接集成在封装中，从而实现更紧凑的设计和更好的信号传输性能。InFO-AiP 技术通常用于移动设备、物联网和通信设备等领域，可以实现更优异的无线🛜连接性能。
jrhz.infoInFO-PoP封装优势明显
2016年推出的iPhone 7中的 A10处理器，采用TSMC 16nm FinFET 工艺以及 InFO（Integrated Fan-out）技术，成功将AP与LPDDR整合在同一个封装中，为未来几年的移动封装技术立下新的标杆。InFO封装也成为台积电独占苹果A系列处理器订单的关键技术之一。在这一年，能量产InFO封装的也仅TSMC一家。多年来，苹果A系列处理器与DRAM都是采用台积电InFO-PoP封装技术封装在一起，将DRAM顶部封装上的凸块利用贯穿InFO过孔（TIV）到达RDL层，再与逻辑『芯片』互联，以减小整体的『芯片』尺寸，减少占板面积，时确保强大的热和电气性能。
那么这种技术带来了哪些优势呢？
这种技术的一个关键优势是其灵活性，因为 DRAM 封装可以很容易地更换。此外，由于『芯片』被层叠在一起，PoP技术可以节省空间，使设备更小更轻。由于『芯片』之间的连接更短，还可以提高『芯片』性能并减少延迟。
由于InFO引入了RDL层，『芯片』设计者可以通过对RDL的设计代替一部分『芯片』内部线路的设计，从而降低设计成本；采用RDL能够支持更多的引脚数量；采用RDL还使I/O触点间距更灵活、凸点面积更大，从而使基板与元件之间的应力更小、元件可靠性更高；RDL层使用了高分子聚合物(Polymer)为基础的薄膜材料来制作，可以取代封装载板，节约成本；RDL还可以把不同种类的『芯片』连接在一起，实现多『芯片』封装互连。
手机『芯片』开始角逐先进封装
苹果是较早引入先进封装的手机『芯片』商，其一直致力于将先进封装技术应用于手机『芯片』。主要是因为：
苹果一直和台积电先进封装有深度合作研发，也总是首批采用最先进制程的高净值客户。苹果比别家更有迫切需求采用先进封装技术压低成本。尤其是3nm流片和晶圆成本已经一倍于5nm，2nm成本继续翻一倍还不止，就是再高净值客户，也无法承受了。
苹果的M1 Ultra 『芯片』首次实现了GPU内部高速通信表明，在SoC层面，苹果也有比较高效的D2D通信协议和物理层设计，这走在了ARM阵营的前面，未来应用到手机SoC会比别家更容易。而这也需要先进封装的支持，苹果甚至还创新定制了封装架构UltraFusion。
此外，苹果有更强的IP复用需求。苹果『芯片』覆盖手机、平板、笔记本📓和工作站，同时像基带和wifi控制器等IP又来自高通、博通，但随着苹果自研基带的推出，后续可能会逐步将这些模块替换为自研的。这势必也要求将SoC各个模块做成可复用、可更换的，来确保成本。这种情况下，Chiplet封装工艺更具有优势。
目前来看，『安卓』阵营也在逐渐走向这一趋势。无论是代工成本的考量，还是PC『芯片』的IP复用需求都需要先进封装的支持。
国内手机『芯片』厂商也在和下游厂商深度合作开发相关技术。实际上此前一家国内知名的手机SoC设计公司便公开了一种『芯片』堆叠封装及终端设备专利，申请公布号为CN114287057A，可解决因采用硅通孔技术而导致的成本高的问题。专利摘要显示，该专利涉及『半导体』技术领域，其能够在保证供电需求的同时，解决因采用硅通孔技术而导致的成本高的问题。这有利于进一步降低先进封装的成本。
另外，今年五月份将推出的鸿蒙PC，同样有很强的IP复用需求。而高通也一直在谋划进入AIPC的赛道，此前还曾推出『骁龙』X Elite。
苹果或放弃封装堆叠内存？
不过，有消息称，从2026年开始，苹果将在iPhone 18系列中放弃现有的封装堆叠内存（PoP）设计，转而采用『芯片』与内存分离的架构。
一直以来，苹果在硬件设计上的追求可以用“精致极简”来形容。无论是iPhone、iPad还是Mac，它们内部的『芯片』和内存多采用封装堆叠技术。虽然对于寸土寸金的移动设备来说，封装堆叠技术能减少『芯片』面积、缩短内存与主『芯片』之间的物理距离，从而降低数据传输延迟，提高电源效率。但PoP技术也有其局限性。由于内存封装尺寸受到SoC（系统级『芯片』）尺寸的限制，这直接影响到I/O引脚的数量，进而限制了数据传输速率和性能。这一点，在面对高带宽需求的人工智能运算时，表现得尤为明显。
消息称，苹果计划在iPhone 18中采用『芯片』与内存分离的设计，显然是一次为性能服务的妥协。这种分离设计虽然在物理距离上拉长了内存和『芯片』之间的传输路径，但它也解锁了更多的I/O引脚，能极大地提升数据传输速率和带宽。
据悉，苹果正在与三星合作开发下一代LPDDR6内存技术，其数据传输速度和带宽预计是目前LPDDR5X的2至3倍。如此高的性能提升，对于日益依赖本地AI计算的『智能手机』来说无疑是个巨大的利好。无论是AI实时翻译、图像识别，还是更加智能化的Siri，这些场景都需要更高的内存带宽来支持更快的数据吞吐量。
此外，分离设计还有助于散热优化。相比于堆叠封装的设计，内存与SoC物理分离后，每个组件的散热效率将得到提升，降低『芯片』过热导致的性能瓶颈。
不过这并不代表苹果将放弃先进封装，而是可能采取更合适的先进封装技术。
